Chips zum Umverdrahten
FPGA Mining erklärt, von Spartan-6 bis VU9P

Kapitel I: Ein kleiner Streit auf Discord

Es begann, wie fast alles in der Kryptowelt, in einem Chat-Kanal. Wir hatten gerade unseren FPGA-Bitstream für Proxima veröffentlicht, und jemand stellte die völlig berechtigte Frage: „Ist eine GPU nicht einfach viel besser und effizienter?“ Jemand anderes gab zu, noch nie ein FPGA besessen zu haben, und fand, das alles sehe furchtbar kompliziert aus.

Beides berechtigte Einwände, und beide verdienen eine ordentliche Antwort statt eines Einzeilers zwischen zwei Textwänden über Pool-Werbung. Also bitte schön: was diese Dinger sind, woher sie kommen, warum sie so effizient sein können und, genauso wichtig, wo sie das völlig falsche Werkzeug sind. Wir versuchen, den Fachjargon an der kurzen Leine zu führen.

Kapitel II: Was ist eigentlich ein FPGA?

FPGA steht für Field-Programmable Gate Array. Auseinandergenommen ist das ziemlich wörtlich gemeint: ein Feld (Array) aus Logikgattern, das man „im Feld“ programmieren kann, also nachdem der Chip die Fabrik verlassen hat.

Eine CPU oder GPU ist eine feste Schaltung, die Software ausführt: Sie holt einen Befehl nach dem anderen und arbeitet ihn ab. Ein FPGA führt überhaupt keine Befehle aus. Es ist ein riesiges Raster aus kleinen Bausteinen mit einer programmierbaren Telefonvermittlung dazwischen, und Sie bestimmen, wie die Bausteine miteinander verdrahtet sind. Ist die Verdrahtung einmal fertig, fließen die Daten einfach durch die Schaltung, die Sie gebaut haben.

Die Bausteine sind:

• Lookup-Tabellen (LUTs): winzige Speicher, die jede beliebige Logikfunktion mit einer Handvoll Eingängen nachahmen können. AND, XOR, ein Stück Addierer: Eine LUT spielt bereitwillig jede dieser Rollen.
• Flipflops: Ein-Bit-Speicherzellen, die Ergebnisse von einem Taktschlag zum nächsten festhalten. Mit ihnen baut man Pipelines.
• DSP-Slices: fest verdrahtete Multiplizierer und Addierer für schwere Rechenarbeit.
• Block-RAM (und auf neueren Chips UltraRAM): kleine On-Chip-Speicher, ein paar Megabyte bei einem Mittelklasse-Chip und ein paar Dutzend Megabyte bei einem großen. Merken Sie sich diese Zahl, sie wird später wichtig.
• Routing: die programmierbare Verdrahtung, die all das verbindet. Bei einem großen FPGA belegt das Routing mehr Silizium als die Logik selbst.

Und der Bitstream?

Der Bitstream ist die Datei, die jeden einzelnen dieser Schalter setzt. Sie beschreiben Ihre Schaltung in einer Hardwarebeschreibungssprache wie Verilog oder VHDL. Dann synthetisieren die Werkzeuge des Herstellers sie zu LUTs und Flipflops, platzieren jedes Teil irgendwo auf dem Chip, routen die Leitungen dazwischen und prüfen schließlich, ob jedes Signal rechtzeitig zum nächsten Taktschlag ankommt. Dieser letzte Schritt heißt Timing Closure, und hier altern FPGA-Ingenieure sichtbar.

Laden Sie den Bitstream (per USB bei einer ZTEX-Platine, per JTAG bei einer VU9P-Karte), und aus einem leeren Chip wird, sagen wir, eine Reihe von BLAKE2b-Kernen. Laden Sie einen anderen, und derselbe Chip wird zum SHA-3-Miner, zum Video-Encoder oder zum Radarfilter. Das elektronische Gegenstück zu einem Fischertechnik-Baukasten, der sich in weniger als einer Minute selbst umbaut.

Wofür werden FPGAs normalerweise eingesetzt?

Mining ist eine Nebenvorstellung. Die eigentlichen Brotjobs sind weitaus seriöser:

• Telekommunikation: Mobilfunk-Basisstationen und Netzwerk-Switches, wo sich Standards schneller ändern, als irgendjemand einen Chip fertigen lassen kann.
• Hochfrequenzhandel: Wenn Nanosekunden bares Geld wert sind, packt man die Handelslogik direkt auf die Netzwerkkarte.
• Luft- und Raumfahrt sowie Verteidigung: Radar, Satelliten und Avionik, wo kleine Stückzahlen eigene Chips unwirtschaftlich machen.
• Mess- und Prüftechnik: das Innenleben von Oszilloskopen und Logikanalysatoren.
• Beschleunigung im Rechenzentrum: Microsoft hat bekanntlich FPGAs in seine Server eingebaut, um Bing zu beschleunigen, und Amazon vermietet VU9P-Chips stundenweise als EC2-F1-Instanzen. Ja, genau die Chipfamilie, auf der wir Proxima minen.
• Retro-Gaming: Projekte wie MiSTer bauen alte Konsolen und Heimcomputer in Hardware nach, statt sie in Software zu emulieren. Ihr Commodore 64 lebt weiter, in Gattern.
• ASICs bauen, was ein eigenes Kapitel verdient.

Kapitel III: Jeder ASIC beginnt sein Leben als FPGA

Ein ASIC (Application-Specific Integrated Circuit, anwendungsspezifische integrierte Schaltung) ist ein Chip, der für genau eine Aufgabe entworfen wurde. Ein Bitcoin-ASIC macht SHA-256 und absolut nichts anderes, und genau deshalb ist er so gut darin. Der Haken sind die Kosten bis dahin. Ein modernes Tape-out bedeutet Fotomasken, Engineering-Runs und monatelange Fab-Zeit, was sich bei einem Spitzenprozess auf Millionen von Dollar summiert, und wenn ein Fehler im Silizium steckt, dürfen Sie alles noch einmal bezahlen.

Deshalb schickt niemand mit Verstand ein Design ungetestet in die Fab. Derselbe Verilog-Code, aus dem der ASIC werden soll, läuft zuerst auf FPGAs: bei einem kleinen Design auf einer einzelnen Platine, bei einem Smartphone-Prozessor auf riesigen Racks davon. Die großen Chipdesign-Firmen verkaufen für genau diesen Zweck komplette „Prototyping“- und Emulationssysteme aus FPGAs. Man findet Fehler zu FPGA-Preisen statt zu Fab-Preisen, und das Software-Team kann Monate vor dem echten Silizium mit den Treibern anfangen.

Mining-Hardware ist genau diesen Weg gegangen. Die SHA-256-Kerne, die 2011 und 2012 auf FPGAs liefen, waren im Geiste und oft sogar im tatsächlichen Quellcode die Prototypen der ersten Bitcoin-ASICs. Butterfly Labs verkaufte FPGA-Miner vor seinen ASICs; die Hobby-Designs bewiesen, dass die Pipeline funktioniert, und die ASIC-Hersteller „froren“ sie dann in Silizium ein.

Diese „Flexibilitätssteuer“ ist in der Fachliteratur gut dokumentiert: Die klassischen Messungen sehen ein FPGA, ganz grob, bei der 20- bis 35-fachen Siliziumfläche, etwa der 10- bis 15-fachen dynamischen Leistungsaufnahme und 3- bis 4-mal langsamer als dieselbe Schaltung als ASIC. Was die naheliegende Frage aufwirft: Wenn FPGAs eine so hohe Steuer zahlen, wie um alles in der Welt schlagen sie dann GPUs?

Kapitel IV: Warum ein guter Bitstream eine GPU pro Watt schlägt

Weil auch eine GPU Steuern zahlt, und beim richtigen Algorithmus sogar noch höhere.

Eine GPU ist ein großartiger paralleler Allzweckrechner. In jedem Takt holt jeder ihrer zehntausenden Kerne einen Befehl, dekodiert ihn, plant ihn ein, liest Operanden aus einer Registerdatei, erledigt die eigentliche Rechnung und schreibt das Ergebnis zurück. Nur dieser eine Schritt, die eigentliche Rechnung, ist Hashing. Alles andere ist Overhead, und Daten in Registerdateien und Caches hinein- und herauszuschieben kostet weit mehr Energie als die Arithmetik selbst. Eine GPU ist ein Sinfonieorchester, das vor jeder einzelnen Note erst die komplette Partitur laut vorlesen muss.

Ein Miner auf einem FPGA muss keine Befehle holen. Die Hashfunktion ist die Schaltung. Jede Runde des Algorithmus wird zu einer Stufe physischer Logik, die Stufen werden zu einer Pipeline verkettet, und bei jedem Taktschlag geht vorne eine neue Nonce hinein, während hinten ein fertiger Hash herausfällt. Keine Befehlsdekodierung, kein Scheduler, kein Verkehr zur Registerdatei, nur Daten, die durch Gatter fließen.

Das BLAKE2b-Beispiel: Wo das Gratis-Mittagessen eine Gratis-Rotation ist

Proximas Proof of Work ist BLAKE2b, und daran sieht man den Unterschied wunderbar. BLAKE2b arbeitet mit 64-Bit-Wörtern und nutzt nur drei Operationen: Addition, XOR und Bitrotation (um 32, 24, 16 und 63 Bit). Schauen wir uns an, was jede Chipart dafür tun muss:

• Auf einer GPU sind die Ganzzahl-Einheiten 32 Bit breit. Jede 64-Bit-Addition wird zu zwei 32-Bit-Additionen plus Übertragsbehandlung, und jede 64-Bit-Rotation wird zu einem Paar Schiebeoperationen. Jede davon ist ein Befehl, und jeder Befehl bringt den oben beschriebenen Overhead mit.
• Auf einem FPGA wird ein 64-Bit-Addierer mithilfe der eigens dafür vorgesehenen Carry-Chains direkt in die Logik eingebaut. Und eine Rotation um einen festen Betrag kostet überhaupt nichts. Sie ist keine Rechnung: Man verbindet einfach Leitung 0 mit der Stelle, an die Leitung 24 gehört. Null Logik, null Strom, null Taktzyklen. Irgendwo weint leise eine GPU.

Hinzu kommt, dass man die Schaltung exakt auf die Aufgabe zuschneiden kann (keine 32-Bit-Lanes, die 8-Bit-Arbeit verrichten, keine untätigen Gleitkommaeinheiten), und heraus kommt ein Chip, bei dem fast jeder schaltende Transistor nützliche Hash-Arbeit leistet. Das ist der ganze Trick.

Die ehrlichen Zahlen

Hier müssen wir peinlich genau fair sein, denn das Alter des Chips spielt eine enorme Rolle. Der Fertigungsprozess (die „nm“-Angabe) ist der mit Abstand wichtigste Faktor für die Energieeffizienz, und unsere FPGAs sind nicht mehr die Jüngsten.

Unsere eigenen Messungen mit ProxiChorizo (GPU) und suprminer-fpga (FPGA). Der ZTEX-Wert gilt für den 124-MHz-Bitstream; der mitgelieferte 100-MHz-Proof-of-Concept schafft etwa 100 MH/s. MH/J = Megahashes pro Joule, also pro Wattsekunde.

Lesen Sie diese Tabelle genau, denn sie sagt zwei verschiedene Dinge.

Erstens: Die alte Spartan-6-Platine ist nicht effizienter als eine moderne GPU. Sie schafft etwa ein Viertel der Hashes pro Watt einer 5090. Aber bedenken Sie, was sie ist: ein 45-nm-Chip, entworfen 2009, vier oder fünf Prozessgenerationen im Rückstand, und trotzdem kommt sie bis auf den Faktor vier an NVIDIAs aktuelles Flaggschiff heran. Das ist, als würde ein Käfer aus den 1960ern beim Spritverbrauch mit einem modernen Kompaktwagen mithalten. Er gewinnt nicht, aber eigentlich dürfte er gar nicht erst am Rennen teilnehmen. Außerdem zieht sie 25 W, läuft über USB, steht lautlos im Regal und braucht weder ein 1.000-W-Netzteil noch einen Heizlüfter-Waffenschein.

Zweitens: Ein modernes FPGA schlägt die GPU klar. Der VU9P ist selbst zehn Jahre alt und drei Prozessgenerationen hinter der 5090, liefert aber etwa doppelt so viele Hashes pro Watt. Stellt man beide auf denselben Prozessknoten, wäre der Abstand noch größer. Das ist der Architekturvorteil, schlicht und einfach, sobald jemand die harte Arbeit erledigt hat, einen Bitstream zu bauen, der bei ordentlichem Takt die Timing Closure schafft.

Kapitel V: Eine kurze Geschichte, oder: Als ein Regal voller blinkender Platinen Bitcoin regierte

2009–2010: erst CPUs, dann GPUs

Bitcoin wurde zuerst auf gewöhnlichen CPUs gemint. Innerhalb von etwa achtzehn Monaten merkten die Leute, dass Grafikkarten bei SHA-256 weit besser waren, und Radeon HD 5870 und 5970 wurden zu den Arbeitspferden: Sie schafften jeweils ein paar hundert MH/s und taugten nebenbei als recht wirksame Heizkörper.

2011: Das FPGA betritt die Bühne

2011 tauchten auf BitcoinTalk die ersten Open-Source-SHA-256-Designs für FPGAs auf, zunächst auf Entwicklungsplatinen und dann auf eigens gebauten Mining-Platinen. Der mit Abstand beliebteste Chip war der Xilinx Spartan-6 LX150: günstig für seine Größe, reichlich Logik und bescheidene Leistungsaufnahme. Der richtige Chip zur richtigen Zeit.

Daraus entstand ein kleiner Zoo von Platinen, von denen Veteranen noch heute mit verklärtem Blick erzählen:

• ZTEX USB-FPGA 1.15x und 1.15y aus Deutschland: ein oder vier LX150 mit einem USB-Controller, rund 210 MH/s pro Chip bei SHA-256, also etwa 860 MH/s für die Vierfach-1.15y. Plug-and-play nach den Maßstäben der damaligen Zeit, und die Platine, auf der wir heute noch Proxima minen.
• Cairnsmore1 von Enterpoint aus Malvern in England: eine Platine mit vier LX150, die rund 800 MH/s lieferte und sich höher takten ließ. Eine britische Mining-Platine, Grund genug, sie mit etwas Stolz und einem Keks zu erwähnen.
• Icarus: ein Open-Hardware-Design mit zwei LX150 aus China, rund 380 MH/s.
• X6500: eine weitere Platine mit zwei LX150 und rund 400 MH/s.
• BFL Single von Butterfly Labs: rund 830 MH/s in einem Gehäuse mit einem Lüfter, den man noch im Nachbarlandkreis hörte.

Der Reiz war die Effizienz. Eine Radeon schaffte bei SHA-256 etwa 2–3 MH/J, eine Spartan-6-Platine irgendwo um die 20. Zehnmal so viele Hashes für denselben Strom, fast lautlos und ohne Wohnungsbrände. cgminer und später BFGMiner bekamen Treiber für die meisten dieser Platinen, und für etwa achtzehn glorreiche Monate waren die ernsthaften Miner diejenigen mit einem Regal voller blinkender FPGA-Platinen.

2013: Die ASIC-Flut rollt an

Dann, Anfang 2013, wurden die ersten Bitcoin-ASICs ausgeliefert. Avalon, die Block Erupter von ASICMiner und schließlich die lange verspäteten eigenen Chips von Butterfly Labs: Die SHA-256-Kerne der FPGAs waren in Silizium eingefroren worden, und plötzlich schaffte ein USB-Stick, was vorher eine ganze FPGA-Platine leistete. Genau wie in Kapitel III vorhergesagt, war das FPGA der Prototyp gewesen, und sobald der ASIC da war, war der Prototyp für diesen Algorithmus überholt. Tausende Spartan-6-Platinen wanderten in Schubladen, auf Dachböden und in den einen oder anderen Gartenschuppen.

2017–2020: Die Jahre der großen Eisen

FPGAs kehrten für Altcoins zurück, diesmal im Rechenzentrumsformat. Der Star war der Xilinx Virtex UltraScale+ VU9P, ein 16-nm-Monster mit rund 1,2 Millionen Logikzellen. Er tauchte in Amazons F1-Cloud-Instanzen auf und, für Miner wichtiger, in PCIe-Karten wie dem Entwicklungsboard VCU1525 und seinem auf Mining getrimmten Cousin, der BCU1525. Später kamen noch größere Chips wie der VU13P in der CVP-13 von Squirrel Research Labs.

Squirrel (SQRL) baute auch die putzigen kleinen Acorn-Platinen: Artix-7-FPGAs auf M.2-Karten, die man in einen freien Steckplatz schieben konnte. Um sie herum entstand eine ganze Heimindustrie: Bitstream-Entwickler, die Algorithmus-Images verkauften, oft mit Dev-Fee, für Coins, deren Algorithmen noch keinen ASIC hatten. Manche Coins gingen sogar den umgekehrten Weg und setzten absichtlich auf FPGAs. DigiBytes Odocrypt ändert seinen Algorithmus alle zehn Tage, was ein FPGA mit einem neuen Bitstream mitmachen kann, ein ASIC aber nicht.

2026: Die Spartaner werden entstaubt

Womit wir in der Gegenwart wären. Proximas Wechsel zu BLAKE2b im November 2026 brachte genau die Art Algorithmus hervor, die FPGAs lieben: reine 64-Bit-Arithmetik und kein großer Speicher. Also bauten wir Bitstreams und haben die Host-Software und den ZTEX-Proof-of-Concept-Bitstream als suprminer-fpga öffentlich freigegeben. Fünfzehn Jahre alte Platinen, die ihr Brot zuletzt 2012 mit Bitcoin verdient haben, minen wieder. Das hat schon etwas ziemlich Wunderbares.

Kapitel VI: Wo FPGAs das falsche Werkzeug sind, Teil eins: Speicher

Jetzt kommt der Haken, und er ist groß. Erinnern Sie sich an den On-Chip-Speicher aus Kapitel II? Ein großes FPGA wie der VU9P hat davon ein paar Dutzend Megabyte. Das reicht locker für den Hash-Zustand. Für einen speicherintensiven (Memory-hard) Algorithmus ist es hoffnungslos.

Speicherintensive Algorithmen sind so entworfen, dass jeder Hash viele Daten braucht, die man nicht spontan berechnen kann und deshalb holen muss. Ethash (der alte Ethereum-Algorithmus), KawPoW (Ravencoin), Autolykos und die diversen DAG-basierten Hashes wie der von Keryx arbeiten auf einem Datensatz von mehreren Gigabyte und lesen ständig von zufälligen Stellen darin (wir haben eine ganze Erklärung zu DAGs geschrieben, falls Sie Lust haben). Die Geschwindigkeit wird bei diesen Algorithmen von der Speicherbandbreite bestimmt, nicht von der Logik.

Und Speicherbandbreite ist genau das, was eine Gaming-GPU in unverschämten Mengen hat. Eine moderne High-End-Karte schaufelt deutlich mehr als ein Terabyte pro Sekunde durch ihren GDDR-Speicher. Die Logik eines FPGAs kann so clever sein, wie sie will: Wenn sie untätig auf Daten wartet, hasht sie nicht.

„Und was ist mit FPGA-Platinen mit Speicher?“

Gute Frage, und die Branche hat es versucht. Manche Platinen bekamen DDR4 (zu langsam für diesen Job), und die ernsthaften Versuche setzten auf HBM, den gestapelten High-Bandwidth-Speicher von Rechenzentrumsbeschleunigern: Karten rund um Virtex-Chips mit HBM und Xilinx’ eigene Alveo-HBM-Karten. Sie konnten Ethash minen, manche sogar respektabel. Aber mit ein paar hundert Gigabyte pro Sekunde Bandbreite und einem Preisschild im Tausenderbereich würden sie nie eine GPU blamieren, die ein Terabyte pro Sekunde für einen Bruchteil des Preises mitbringt und hinterher noch an einen Gamer weiterverkauft werden kann. Bei einem speichergebundenen Algorithmus ist die clevere Logik des FPGAs ein Formel-1-Motor, angeschraubt an einen Gartenschlauch.

Kapitel VII: Wo FPGAs das falsche Werkzeug sind, Teil zwei: RandomX und die CPU-Coins

Und dann gibt es die Algorithmen, die von Grund auf für eine ganz bestimmte Chipart entworfen wurden: die, die schon in Ihrem Computer steckt. Der bekannteste ist RandomX, den Monero seit 2019 verwendet.

RandomX hasht nicht im üblichen Sinne. Für jeden Hash erzeugt es ein zufälliges Programm und führt es in einer virtuellen Maschine aus. Diese Programme nutzen Ganzzahl- und Gleitkommaarithmetik, einschließlich doppelter Genauigkeit mit unterschiedlichen Rundungsmodi, dazu Verzweigungen und AES-Befehle. Sie lesen und schreiben ein Scratchpad, das passgenau in die Caches einer CPU zugeschnitten ist, und holen Daten aus einem 2-GiB-Datensatz. Jede dieser Entscheidungen ist Absicht. Die Entwickler von RandomX wollten, dass der „ideale RandomX-ASIC“ genau wie eine moderne CPU aussieht, mit Sprungvorhersage, Out-of-Order-Ausführung, großen Caches und schneller Gleitkommaeinheit.

Was müsste ein FPGA also tun? Im Grunde eine CPU bauen, aus LUTs und Flipflops. Soft-Prozessoren auf FPGAs gibt es, aber sie laufen mit ein paar hundert Megahertz, während der Chip in Ihrem Desktop mit vier oder fünf Gigahertz und Jahrzehnten Mikroarchitektur-Erfahrung im Rücken läuft. Das ist, als wollte man einen Rolls-Royce mit einem Bausatz-Kit-Car schlagen: technisch baubar, aber Sie werden schon auf der Auffahrt überholt.

Deshalb spielen FPGAs beim Monero-Mining praktisch keine Rolle, und deshalb sind CPUs dort nach wie vor das richtige Werkzeug. Für andere CPU-orientierte Algorithmen gilt mehr oder weniger dasselbe. Unser CPU-Mining-Ratgeber hat die aktuelle Liste.

Kapitel VIII: „Das sieht kompliziert aus“, oder: Ist es das wirklich?

Vor zehn Jahren, ganz ehrlich: ja. Heute deutlich weniger, zumindest bei den ZTEX-Platinen. Die ZTEX 1.15y hat ihren eigenen USB-Controller, also sieht der ganze Ablauf so aus:

1. Platine an USB und Strom anschließen. Kein PCIe-Riser, kein 1.000-W-Netzteil, keine BIOS-Einstellungen.
2. suprminer-fpga bauen (ein ganz normales CMake-Projekt für Linux, die README führt Sie durch).
3. Einmal mit --program --selftest starten. Das lädt den Bitstream in alle vier FPGAs und prüft jeden Kern gegen bekannte Ergebnisse.
4. Auf einen Pool zeigen lassen und minen.

# alle angeschlossenen ZTEX-Platinen programmieren und den eingebauten Selbsttest ausführen
./suprminer-fpga -a proxima --fpga ztex --program --selftest

# Proxima minen (Platzhalter durch Ihre eigenen Daten ersetzen)
./suprminer-fpga -a proxima --fpga ztex --account my-account.json \
    --worker rig1 -o stratum+tcp://POOL:PORT

Jeder Treffer, den das FPGA meldet, wird vom Host vor dem Einreichen nachgehasht, sodass eine wackelige Platine als Hardwarefehler im Log auftaucht statt als abgelehnte Shares. Der Miner funktioniert auf proxi.suprnova.cc und auf jedem anderen Pool, der das offene Suprnova-Stratum implementiert.

Die VU9P-Karten sind eher ein Bastlerprojekt: Es sind PCIe-Karten, sie brauchen also einen Host-Rechner, ordentliche Kühlung und JTAG-Programmierung, und die Kernspannung muss vor dem Laden des Bitstreams eingestellt werden. Der Miner erledigt das meiste davon, aber es ist keine Angelegenheit nach dem Motto „einstecken und ab in die Kneipe“. Schnellere ZTEX-Images (einschließlich des 124-MHz-Images) und VU9P-Bitstreams gibt es auf Anfrage; siehe Repository.

Kapitel IX: Das Urteil, bei aufgesetztem Teewasser

Ist eine GPU also „einfach viel besser“? Die ehrliche Antwort ist die, die jeder Ingenieur gibt und jeder Journalist hasst: Es kommt darauf an.

• Pro Chip und pro Watt, bei einem reinen Rechen-Hash, gewinnt ein gut gebautes FPGA-Design deutlich gegen eine GPU aus derselben Ära, und ein zehn Jahre alter VU9P schlägt eine nagelneue RTX 5090 immer noch etwa zwei zu eins.
• Eine alte Spartan-6-Platine verliert bei der Effizienz gegen eine moderne GPU, aber sie kostet 25 W, macht keinen Lärm und hat vermutlich ohnehin nur Staub angesetzt. Für die Platinen, die die Leute schon besitzen, ist das ein Happy End.
• Bei speicherintensiven Algorithmen gewinnen GPUs dank ihrer Speicherbandbreite, sogar gegen FPGA-Platinen mit HBM.
• Bei RandomX gewinnt Ihre CPU, und genau darum ging es ja.
• Und wann immer sich auf einem einfachen Algorithmus genug Geld ansammelt, taucht früher oder später ein ASIC auf, und sein Prototyp lief auf einem FPGA.

FPGAs sind keine Zauberei und auch nicht die Zukunft des gesamten Minings. Sie sind der Chip, zu dem man greift, wenn ein Algorithmus einfach genug ist, um zu Verdrahtung zu werden, wertvoll genug, um einen Bitstream zu rechtfertigen, und jung genug, dass noch niemand Millionen investiert hat, um ihn in Silizium einzufrieren. Proxima erfüllt derzeit alle drei Punkte. Und wir geben zu: Es ist ein ganz besonderes Vergnügen, einer Platine, die zuletzt Bitcoin gemint hat, als Gangnam Style in den Charts lief, dabei zuzusehen, wie sie wieder still und leise Shares einreicht.